第二個問題，為什么現在的技術節點不再直接反應晶體管的尺寸呢？
原因也很簡單，因為無法做到這個程度的縮小了。有三個主要原因：
首先，原子尺度的計量單位是埃，為0.1nm。
10nm的溝道長度，也就只有不到100個硅原子而已。未來晶體管物理模型是這樣的：用量子力學的能帶論計算電子的分布，但是用經典的電流理論計算電子的輸運。
電子在分布確定之后，仍然被當作一個粒子來對待，而不是考慮它的量子效應。因為尺寸大，所以不需要。但是越小，就越不行，就需要考慮各種復雜的物理效應。
其次，即使用經典的模型，性能上也出了問題，這個叫做短溝道效應，其效果是損害晶體管的性能。
短溝道效應其實很好理解，通俗地講，晶體管是一個三個端口的開關，其工作原理是把電子從一端(源端）送到另一端(漏端），這是通過溝道進行的，另外還有一個端口（柵端）的作用是，決定這條溝道是打開的，還是關閉的。這些操作都是通過在端口上加上特定的電壓來完成的。
晶體管性能依賴的一點是，必須要打得開，也要關得緊。短溝道器件，打得開沒問題，但是關不緊，原因就是尺寸太小，內部有很多電場上的互相干擾，以前都是可以忽略不計的，現在則會導致柵端的電場不能夠發揮全部的作用，因此關不緊。關不緊的后果就是有漏電流，簡單地說就是不需要、浪費的電流。
可不能小看這部分電流，因為此時晶體管是在休息，沒有做任何事情，卻在白白地耗電。目前，集成電路中的這部分漏電流導致的能耗，已經占到了總能耗的近50%，所以也是目前晶體管設計和電路設計的一個最主要的難題。
第三，制造工藝也越來越難做到那么小的尺寸了。
決定制造工藝的最小尺寸的，叫做光刻機。它的功能是，把預先印制好的電路設計，像洗照片一樣洗到晶片表面上去，在我看來就是一種bug級的存在，因為吞吐率非常地高。否則那么復雜的集成電路，如何才能制造出來呢？比如英特爾的奔騰4處理器，據說需要30~40多張不同的設計模板，先后不斷地曝光，才能完成整個處理器的設計印制。
但是光刻機，顧名思義，是用光的，當然不是可見光，但總之是光。
而稍有常識就會知道，所有用光的東西，都有一個問題，就是衍射。光刻機也不例外。
因為這個問題的制約，任何一臺光刻機所能刻制的最小尺寸，基本上與它所用的光源的波長成正比。波長越小，尺寸也就越小，這個道理是很簡單的。
目前的主流生產工藝采用荷蘭艾斯摩爾生產的步進式光刻機，所使用的光源是193nm的氟化氬(ArF)分子振蕩器產生的，被用于最精細尺寸的光刻。
相比之下，目前的最小量產的晶體管尺寸是20nm (14nm node)，已經有了10倍以上的差距。
有人會問，為何沒有衍射效應呢？
答案是業界10多年來在光刻技術上投入了巨資，先后開發了各種魔改級別的暴力技術，諸如浸入式光刻（把光程放在某種液體里，因為光的折射率更高，而最小尺寸反比于折射率）、相位掩模（通過180度反向的方式來讓產生的衍射互相抵消，提高精確度），等等，就這樣一直撐到了現在，支持了60nm以來的所有技術節點的進步。
又有人會問，為何不用更小波長的光源呢？
答案是，工藝上暫時做不到。
是的，高端光刻機的光源，是世界級的工業難題。
以上就是目前主流的深紫外曝光技術(DUV)。業界普遍認為，7nm技術節點是它的極限了，甚至7nm都不一定能夠做到量產。下一代技術仍然在開發之中，被稱為極紫外(EUV)，其光源降到了13nm。但是別高興地太早，因為在這個波長，已經沒有合適的介質可以用來折射光，構成必須的光路了，因此這個技術里面的光學設計，全部是反射，而在如此高的精度下，設計如此復雜的反射光路，本身就是難以想象的技術難題。
這還不算（已經能克服了），最難的還是光源，雖然可以產生所需的光線，但是強度遠低于工業生產的需求，造成EUV光刻機的晶圓產量達不到要求，換言之，拿來用就會賠本。一臺這種機器就上億美元。所以EUV還屬于未來。
基于以上三個原因，其實很早開始就導致晶體管的尺寸縮小進入了深水區，越來越難，到了22nm之后，已經無法做大按比例縮小了，因此就沒有再追求一定要縮小，反而是采用了更加優化的晶體管設計，配合CPU架構上的多核多線程等一系列技術，繼續為消費者提供相當于更新換代了的產品性能。
目前，技術節點的數字仍然在縮小，但是已然不再等同于晶體管的尺寸，而是代表一系列構成這個技術節點的指標的技術和工藝的總和。