利用參考文獻取得與上面等式相關的參數，使用Verilog-A語言開發一個憶阻器行為模型，通過電路仿真，使用下列參數驗證該模型：RON = 200Ω, ROFF =200KΩ, u2= 10-10cm2S-1V-1, D = 10nm。只要系統在M? (RON , ROFF )邊界內，憶阻器就會表現出對稱行為。當觸達任何一個邊界時，憶阻器將會像線性電阻一樣動作，將邊界電阻保持到輸入極性變反為止。圖2所示是典型的憶阻特性曲線，憶阻器這些有趣行為共同構成憶阻器或各類憶阻性設備的基本特征，圖2a是施加電壓及相應電流對時間t的曲線。圖2b所示是電流-電壓特性曲線。從圖中不難看出，當w≤w0時，滯后出現，當w?w0時，滯后縮短。圖2c是憶阻器在不平衡輸入信號條件下的行為曲線，我們觀察到，在前三個周期內，w(t)值逐漸升高，這是在一定時間內凈電荷量累加的結果。在連續施加三個周期的極性相反的信號后，w(t)降至初始狀態。總之，如圖2a和2b所示，任何對稱交流偏壓都會導致雙環電流-電壓滯后現象，高頻時下降至一條直線。此外，對于偏壓出現的任何非對稱，如圖2c和2d所示，我們觀察到一個多環電流電壓滯后，隨著電流升高，多環電流電壓滯后更加明顯。
圖2：電壓驅動式憶阻器的行為仿真結果。在圖a中，施加的對稱輸入電壓（紅色）和相應電流（藍色）是時間的函數。圖b是對稱輸入電流-電壓特性曲線。下降線對應曲度更高的曲線。在圖c中，非對稱輸入施加電壓（紅色）和相應電流（綠色）是時間的函數。圖d是非對稱輸入電流-電壓特性曲線。圖a中的施加電壓是±v0 sin(w0t)，而圖c中的施加電壓是±v0 sin2(w0t), 其中w0 = 2?f0 = 2?u2/D2。
憶阻器初始電阻通常很大，施加極性相反的連續或脈沖電壓可使電阻線性降至一個低電阻的谷底，如圖3所示。施加極性相反的電壓可使憶阻器恢復初始高電阻，恢復時間通常比直接恢復方法短很多。在圖3中，憶阻器的初始電阻值很高，向憶阻器施加一序列占空比可控的脈沖頻率wp=5w0、電流幅度ip = 160uA的電流脈沖，以此可以向憶阻器寫入數據。占空比越高，流經憶阻器的電荷量就越大，導電速度也就越快。憶阻器具有脈沖式非線性編程功能，用光頻率轉換器作為編程信號源，用與光強成正比的電流脈沖驅動憶阻器，可實現光阻(L2R)編碼。如圖6的像素架構示意圖所示。除其獨特的非線性編程外，憶阻器還可視為兼有電容器的存儲效應與電阻器的無漏電性。所有這些，結合其小尺度和易實現性，使其成為一個最有趣的模擬信號處理應用元器件，不過，本文只討論如何在緊湊的像素內使用憶阻器執行背景提取功能。
圖3：在使用一系列不同占空比的編程頻率wp=5w0、電流幅度ip = 160uA的電流脈沖給阻器編程時的憶阻-時間變化速度