A. 曝光時間
在曝光時間(Ti)內, L2F轉換器生成一串振幅I1、脈寬△T且頻率與光強成正比的電流脈沖，送入MS，如圖7所示。下面的等式通過狀態變量w(t)描述了MS的狀態：
其中，RON是低電阻，D是憶阻器長度，uv是 摻雜遷移率，n是L2F在曝光時間內生成的脈沖數量，在施加n個脈沖后，最終電阻值是：
B. 讀出和熱像素偵測
在曝光時間后，比較MS與Mmax和Mmin值，因此，像素連接位線(SEL=H)，向三個憶阻施加相同的偏置電流Ibias，使憶阻器電壓施加到三個位線上(blS，blH, blL)。然后將blS與blH和blL電壓分別比較，以檢測潛在熱像素條件。將SW1、SW2和SW3都設到位置”3”，因此，使共節點C短接Vref，向Mmax和Mmin施加偏置電流Ibias。最后，取得下面的電壓降：
使用置于像素外部的兩個時鐘驅動的列級(HBLOCK)比較器完成熱像素檢測。表I列出了不同像素狀態的數字輸出信號。
C. 閾壓更新
圖8描述了兩個憶阻器(Mmax和Mmin)的控制與S1、S2、S3和S4四個像素狀態的關系。為實現一個時間常數TH短的濾波器，用信號PLS生成的△TP脈寬的電流脈沖IPH驅動憶阻，饋入HBLOCK。通過估算注入到器件的電荷qHOT = IH?△TP和施加的脈沖數量”m”，設置濾波器的時間常數。另一方面，考慮到冷像素條件，慢濾波器負責處理電荷qCOLD = IPL?△TP，qCOLD < qHOT。 這意味，給憶阻器提供的電荷量相同時，在qCOLD情況下，憶阻變化不大。通過選用圖8所示的電路配置，有時可以進行兩個閾壓的更新過程。假設像素狀態是S3，向Mmax饋入qHOT = IH?△TP , 同時向Mmin饋入qCOLD = (IH-Id)?△TP, Id = IH-IL。在這種情況下，兩個閾壓(Vmax和Vmin)都接近電流信號VS，但是以不同的速度接近(Vmax上升快，Vmin下降慢)。
V. 仿真結果
我們使用MATLAB建立了自適應背景提取算法模型并進行了仿真測試。如圖6所示，我們模擬了像素架構的四種不同狀態，使用Cadence Spectre通過電仿真再現了圖9所描述的預期行為。像素架構設計采用3.3V、0:35m CMOS制造工藝，使用Verilog-A模擬憶阻器行為，選擇寬憶阻范圍(RON = 200Ω ,ROFF = 200KΩ)，以覆蓋更大的動態范圍。曝光時間值不宜過大，以不會在高頻光阻編碼過程中導致Ms進入導通狀態為準。
使用相同的仿真參數驗證四個像素狀態，仿真結果見圖10。用L2F在10 ms曝光時間(Ti)內生成的數字脈沖設置Ms。在憶阻重置到ROFF狀態前，比較Ms的最終值與Mmax和 Mmin值。然后，根據像素條件，對Mmax和Mmin進行相應的調整。圖10a是圖8的像素狀態S1的仿真結果。這里，像素工作正常，如曲線所示，Mmax和Mmin保持向Ms緩慢匯合的趨勢。我們還注意到，熱像素的二進制信號始終是低電平狀態。
在像素的其它狀態: 圖8中的S2, S3，S4，仿真結果發現一個熱像素，我們觀察到兩種情況。一種是，熱狀態像素直接隨正常像素條件變化，另一種情況是熱狀態像素（典型S4）將必須變成另一個熱像素條件(S2 或S3)，才能返回到正常條件(S1)。