高遷移率通道通過約18％的驅動電流增益提高了5nm工藝的性能，如圖12所示。該技術已在IEDM 2019上進行了詳細描述。
圖12．高遷移率溝道（HMC）性能提升約18％。
這種性能提升的例子是用于L1高速緩存應用的高速SRAM陣列在0．85V電壓下達到了4．1GHz，如圖13 的shmoo圖所示。
圖13．用作高性能L1 HD SRAM陣列的Shmoo圖在0．85V時顯示4．1 GHz。
測量結果基于圖14所示的135 Mb測試芯片。
圖14． 臺積電5 nm 工藝135 Mb SRAM測試芯片。
總而言之，此處描述的詳細電路設計技術使產品開發人員能夠從這項領先技術中獲得最大的優勢。這也體現了產品／電路設計人員與負責產品良率和可靠性的工藝開發人員之間進行設計工藝協同優化（DTCO）的重要性。