摘要
展示了一種應用于射頻微系統領域的可以集成射頻無源器件的硅基轉接板結構。該結構將電感、電容、電阻、傳輸線和 TSV 等集成在適用于微波應用的高阻硅襯底上，可實現芯片級的CMOS 、 MMIC 及 MEMS 多種不同材料器件集成。采用這種方法制備的傳輸線損耗在 40 GHz 為0.34 dB/mm ，電容密度達到 1.05 fF/μm 2 ， 2.5 圈 8 nH 電感最大 Q 值在 1.5 GHz 達到 16 。這項制造技術與 CMOS 制造工藝兼容，可為超高集成度的三維集成型化射頻微系統提供有力支撐。
引言
過去幾十年中，電子器件一直遵循摩爾定律通過減小加工線寬提高器件性能。近年來隨著加工精度下降，到達 9 nm 甚至更小以后摩爾定律開始難以為繼。半導體行業發展的重點逐漸轉移到小型化、多功能的微系統上，即所謂的超越摩爾路線。同時，隨著 4G 通信的廣泛應用，5G 通信的產業化布局，應用于移動通信領域的低成本高集成度的射頻模塊需求呈現爆發式增長。集成無源器件（IPD）和硅通孔（TSV）技術是實現微系統小型化的關鍵。相比于低溫共燒陶瓷（LTCC）等傳統的厚、薄膜工藝，硅基 IPD 成本更低，體積更小，微波性能也更勝一籌。更重要的是，硅基 IPD 技術可以通過標準的CMOS 半導體制造工藝與微波 MMIC 芯片集成 ，充分利用硅基半導體加工精度高集成度高的特點實現大規模量產。在同時集成 IPD 和 TSV 的晶元上還可以進行圓片級三維堆疊和無引線鍵合。但在傳統 CMOS 工藝體系上同時集成 IPD 與 TSV 是一項復雜的工作，特別是針對微波應用，需要同時在材料、工藝和架構上進行創新 。比如，標準 CMOS工藝采用的低阻硅襯底和薄銅布線結構會給高頻IPD 器件帶來很大損耗。TSV 的集成方式和對系統微波性能的影響也需要進行評估。
本文介紹了一種基于標準 CMOS 工藝，同時集成 IPD 與 TSV 的微波應用方案。采用無定形硅（SIPOS）被用來簡化硅襯底表面鈍化，并采用 2 μm的厚銅工藝用于減少微波損耗提高器件 Q 值。
1 轉接板整體架構和制造方法
本文介紹的是在傳統硅基 CMOS 工藝基礎上，針對微波射頻應用，開發出的可用于射頻微系統集成的硅基轉接板技術。該技術將傳統大馬士革薄層銅工藝加厚，用于減小微波損耗；將射頻TSV 引入硅片用于微波信號的垂直傳輸；將整個圓片減薄至 100 μm 用于進一步減小堆疊體積。整套工藝架構簡明，擴展性強，可作為三維射頻微系統的標準化模塊使用。
1.1 硅基轉接板架構
同時集成 IPD 和 TSV 的硅基轉接板架構如圖 1 所示，該結構主要包含 4 個部分，自下而上依次為：用于信號垂直傳輸的 TSV 結構；底層金屬布線；金屬 - 介質 - 金屬（MIM）結構；兩層金屬間的高密度微互聯通孔結構；上層金屬布線以及用于信號傳輸的金屬觸點。厚銅結構在微波應用中可以減小 IPD 的損耗提高器件 Q 值。在下圖結構中，上層銅布線的厚度達到 2 μm 。襯底采用大于10 kΩ·cm 的高電阻率硅晶元，用以防止微波信號耦合進襯底。同時，硅片表面用一層 SIPOS 鈍化層來降低表面電荷密度。轉接板表面可以制備高密度金屬微凸點陣列，通過低溫共晶鍵合的方式將CMOS、MMIC、MEMS 等不同材料不同功能的器件集成上去。這種架構的優點是可以以一個轉接板為基礎，繼續向上堆疊延伸，進而實現微系統完整功能。
圖 1 集成 IPD 和 TSV 的硅基轉接板架構圖
1.2 硅基轉接板制造方法
同時集成 IPD 和 TSV 硅基轉接板制造流程為：采用一塊 200 mm（8 英寸）電阻率 10 kΩ·cm的單拋硅片，通過高深寬比 ICP 刻蝕、阻擋層 / 種子層沉積和銅電鍍等一系列工藝實現孔徑 20 μm、深度 85 μm 的 TSV 結構；對晶元正面拋光后，采用大馬士革銅工藝電鍍上 600 μm 的金屬層，底層金屬主要作為接地層、MIM 電容的下層金屬以及多圈電感結構的底部連接；緊接著制備 MIM 電容，電容采用 50 μm TaN/60 μm SiN/50 μm TaN 的三明治結構。上層 TaN 可同時作為電阻層；再往上是一系列 500 nm 直徑、500 nm 深的高密度銅互聯通孔陣列，用于底層金屬及 MIM 電容與上層金屬的互聯；上層金屬是 2 μm 厚銅結構，用于傳輸線和多圈電感結構；最后采用臨時鍵合工藝將圓片翻轉減薄至 85 μm 的 TSV 露出。在本文中我們采用鋁材料做凸點用于性能測試，實際使用中也可以制成高密度銅凸點用于鍵合互聯。圖2 是硅基轉接板的截面電鏡掃描圖，圖 3 是金屬層、銅互聯陣列及 MIM電容層的放大圖，展示出高精度的硅基加工工藝。
圖 2 硅基轉接板的截面電鏡掃描圖片
圖 3 上下層銅金屬及 MIM 層的放大圖
2 硅基轉接板性能測試
電感、電容及傳輸線等結構均采用上述工藝實現。本文所有數據均采用均勻分布在 200 mm（8 英寸）晶元上的 16 個器件測試，用于評估工藝技術的良率及一致性。測試方式均為通過底部TSV 觸點測試，信號由底部觸點通過 TSV，經無源器件，再由 TSV 導出。單個 TSV 損耗經測試在 10 GHz 為 0.1 dB。
CPW 傳輸線位于 2 μm 厚的上層銅布線層，如圖 4 所示。結構采用 GSG 形式，正面觸電通過TSV 引至背面。
圖 4 傳輸線結構俯視圖
圖 5 和圖 6 分別是 8 mm 長、20 μm 寬的傳輸線損耗和阻值，傳輸線損耗在 40 GHz 頻率下約為 0.34 dB/m，阻抗均為 50 Ω。
圖 5 傳輸線損耗測量值
圖 6 傳輸線阻抗值
MIM電容如圖7所示，該電容面積為3 600 μm 2 。圖 8 是測量結果，平均電容密度達到 1.05 fF/μm 2 ，滿足工程應用需求。
圖 7 MIM 電容結構俯視圖
圖 8 MIM 電容容值測量結果
圖 9 所示是半圈電感的 Q 值數據，電感線圈直徑 60 μm，線寬 25 μm。16 個電感測試數據一致，表現出良好的片內均勻性。最大 Q 值在 5 GHz為 27，電感感值為 4 nH。
圖 9 半圈電感 Q 值測量結果
多圈電感采用不同金屬層間的繞圈及空氣橋結構，圖 10 所示電感是一個 2.5 圈，內徑 150 μm，線寬 30 μm 的結構。最大 Q 值在 1.5 GHz 時達到16，對應感值 8 nH。后續可以通過增加介質層厚度的方法繼續提高 Q 值。
圖 10 2.5 圈電感 Q 值測量結果
3 結束語
針對未來多功能一體化射頻微系統的需求，本文提出了一種集成 IPD 與 TSV 的硅基襯底轉接板方案。高性能的電阻、電容、電感等無緣集成器件在該技術架構下得以實現。我們針對微波應用需求，在傳統 CMOS 工藝基礎上開發了厚銅金屬化工藝和硅表面 SIPOS 鈍化工藝用以減小損耗提高性能。本文提出的架構可以實現微波 / 直流信號的垂直傳輸，硅基轉接板可以進一步進行三維堆疊集成，為未來微波組件 / 系統芯片化提供了一條標準化工藝途徑。(參考文獻略，作者黃旼 ，朱健等）