對于一般的邏輯電平，以上參數的關系如下：
Voh > Vih > Vt > Vil > Vol。
6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。
7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。
8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。
9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。
門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。