碳化硅(SiC)在大功率、高溫、高頻等極端條件應用領域具有很好的前景。但盡管商用4H-SiC單晶圓片的結晶完整性最近幾年顯著改進，這些晶圓的缺陷密度依然居高不下。經研究證實，晶圓襯底的表面處理時間越長，則表面缺陷率也會跟著增加。
碳化硅(SiC)兼有寬能帶隙、高電擊穿場強、高熱導率、高載流子飽和速率等特性，在大功率、高溫、高頻等極端條件應用領域具有很好的前景。盡管商用4H–SiC單晶圓片的結晶完整性最近幾年顯著改進，但這些晶圓的缺陷密度依然居高不下。
經研究證實，晶圓襯底的表面處理時間越長，則表面缺陷率也會跟著增加。表面缺陷嚴重影響SiC元件品質與矽元件相比，碳化硅的能帶隙更寬，本征載流子濃度更低，且在更高的溫度條件下仍能保持半導體特性，因此，采用碳化硅材料制成的元件，能在比矽元件更高的工作溫度運作。碳化硅的高電擊穿場強和高熱導率，結合高工作溫度，讓碳化硅元件取得極高的功率密度和能效。
如今，碳化硅晶圓品質和元件制造制程顯著改進，各大半導體廠商紛紛展示了高壓碳化硅解決方案，其性能遠超過矽蕭特基勢壘二極體(SBD)和場效應電晶體(FET)，其中包括阻斷電壓接近19kV的PiN整流管；擊穿電壓高于1.5kV的蕭特基二極體；擊穿電壓高達1.0kV的 MOSFET。
對于普通半導體技術特別是碳化硅元件，襯底材料的品質極其重要。若在晶圓非均勻表面上有機械性紊亂區和氧化區，使用這些晶圓制造出的半導體元件，其產品性能將會受到影響，例如重組率提高，或者在正常工作過程中出現無法預見的性能降低現象。商用碳化硅晶圓需要機械拋光處理，晶圓表面容易被刮傷，經常看到晶圓上有大量的刮痕。
過去的研究報告證明，如果在外延層生長前正確處理襯底表面，晶圓襯底表面上的缺陷將會大幅減少，這是生長高品質外延層的關鍵所在。我們知道，氫氣蝕刻方法可以去除數百奈米的體效應材料，從而改善晶圓表面的缺陷問題。
S. Soubatch等科學家研究了在1,400～1,600℃溫度范圍內氫氣氣相蝕刻方法對零偏4H-SiC(0001)晶圓的形貌和結構的影響。在1,600℃高溫時，兩種不同的蝕刻缺陷比較常見，分別是在臺階流程式蝕刻期間形成的缺陷，以及結構性蝕刻缺陷。
前者包含大階梯和全晶包高度臺階，后者則以螺型位錯為典型。最好的表面形貌是有一系列等距臺階的區域，生長在1,400℃。
C. Hallin等科學家研究了采用氫氣和氫丙烷蝕刻系統的4H-SiC和6H-SiC襯底表面原位制備方法。研究發現，蝕刻后4H零偏表面更加不規則，有大臺階區和蝕坑，可能原因是在缺陷區蝕刻速率較高；與表面平行的微管和晶粒邊界變大，形成三角形蝕坑，表面滲有微管和其它位錯。然而，我們在4H氫氣蝕刻晶圓上看到更寬的帶狀缺陷，即層錯。透過在氫氣蝕刻流程增加丙烷，可以取得最佳的蝕刻條件，可去除刮痕而不留下任何矽滴痕跡。
該實驗研究了襯底表面的氫氣蝕刻時間對4H-SiC外延層缺陷的影響，同時還用AFM分析法研究蝕刻時間對外延層表面的影響。
表面處理時間與缺陷率呈正函數關系
本文利用一臺東京威力科創(Tokyo Electron)出品的商用低壓力熱壁化學氣相沉積(LP-CVD)反應器，將蝕刻時間擴至正常生產所用時間的三倍，觀察研究生長前蝕刻時間對同質外延層的影響。經過檢查與分析發現，蝕刻時間與缺陷率之間關系明顯。此外，汞探針CV和FT-IR測量結果證明，摻雜和晶圓厚度均勻性也與蝕刻時間有關系。
該實驗使用反應器完成同質外延層生長，透過SiH4/C3H8系統分別供給矽和碳。載氣和外延層生長還原劑使用高純度工業級氫氣氣體；添加10%的氮氣氣體充當摻雜劑。本實驗中使用的反應器是東京威力科創出品的商用低壓力熱壁化學氣相沉積反應器。在偏向方向4°的4H-SiC(0001)矽面n-型(～1018at/cm-3)襯底上，生長1E16 at/cm3 n-摻雜濃度的n-SiC外延層，以避免外延層上形成粗糙的馬賽克圖形。
本實驗針對中高壓二極體或MOSFET生長9.0微米薄膜外延層；操縱變因為蝕刻時間，分別使用二分之一參考蝕刻時間、參考蝕刻時間、兩倍參考蝕刻時間和三倍參考蝕刻時間來研究其外延層的研究生長過程；摻雜濃度為1E16 atm/cm3。
KLA-Tencor Candela CS920是一個晶圓表面缺陷檢查系統，可以在一個單一檢測平臺上實現表面探測和光致發光(PL)技術，用于檢測微蝕坑、蘿卜狀蝕坑、彗星狀蝕線、三角形蝕坑和層錯等表面缺陷。透過參數不同的通道之間的交叉相關（鐳射波長、表面角度、散射光幅度），實現巨集微缺陷檢測和自動分類。
汞探針電容電壓(Hg-CV)測量法用于評估摻雜濃度(從原級平臺到頂部直徑是17點)。摻雜濃度固定為1。